(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-251170 (P2001-251170A)

(43)公開日 平成13年9月14日(2001.9.14)

(51) Int.CL7

識別記号

FΙ

テーマコート*(参考)

H03K 3/03

3/354

H03K 3/03

3/354

В

審査請求 未請求 請求項の数1 OL (全 7 頁)

(21)出願番号

特顧2001-28478(P2001-28478)

(62)分割の表示

特願平7-51173の分割

(22)出顧日

平成7年3月10日(1995.3.10)

(31) 優先権主張番号 特願平6-86942

(32)優先日

平成6年4月25日(1994.4.25)

(33)優先権主張国

日本 (JP)

(71)出願人 000002325

セイコーインスツルメンツ株式会社

千葉県千葉市美灰区中瀬1丁目8番地

(72)発明者 宮城 雅記

千葉県千葉市美浜区中瀬1丁目8番地 セ

イコーインスツルメンツ株式会社内

(72)発明者 小島 芳和

千葉県千葉市美浜区中瀬1丁目8番地 セ

イコーインスツルメンツ株式会社内

(74)代理人 100096286


弁理士 林 敬之助

(54) 【発明の名称】 発信回路

(57)【要約】

【目的】 MOS型半導体集積回路装置において、リン グ発振回路の低電圧領域での十分な発振周波数を確保す ると共に高電圧領域での発振周波数の上昇を抑え、消費 電流の低減を可能とする。

【構成】 P型MOSエンハンスメントトランジスタ2 1とN型MOSデプレッショントランジスタ22により 構成される第一の定電圧発生回路2aとN型MOSデプ レッショントランジスタ23とN型MOSエンハンスメ ントトランジスタ24により構成される第二の定電圧発 生回路2bを有し、リング発振回路を構成する各インバ ータ回路25の間に接続されたトランスミッションゲー ト26のP型MOSトランジスタのゲート電極には第一 の定電圧発生回路で発生された第一の一定電圧が印加さ れ、前記トランスミッションゲート26のN型MOSト ランジスタのゲート電極には第二の定電圧発生回路で発 生された第二の一定電圧が印加される。このようなリン グ発振回路によれば小型で長寿命のEEPROMからな る電子装置が実現できる。



1

【特許請求の範囲】

【請求項1】 電源間に直列に接続されたP型MOSト ランジスタとN型MOSトランジスタからなるインバー 夕回路を奇数段縦続接続してなるリング発振回路と、そ <u>れぞれの前記インバータ回路の前記P型MOSトランジ</u> スタのソースと一方の電源電圧との間に接続されたP型 MOSトランジスタからなる複数の第1の定電流素子 と、それぞれの前記インバータ回路の前記N型MOSト ランジスタのソースと他方の電源電圧との間に接続され たP型MOSトランジスタからなる複数の第2の定電流 素子と、ゲートとドレインが共通に接続されたP型MO Sエン<u>ハンスメントトランジスタと、ゲートとソースが</u> <u>共通に接続されたN型MOSデプレッショントランジス</u> 夕が電源電圧間に直列に接続された第1の定電圧発生回 路とからなり、ゲートとドレインが共通に接続されたN 型MOSエンハンスメントトランジスタと、ゲートとソ ースが共通に接続されたN型MOSデプレッショントラ ンジスタが電源電圧間に直列に接続された第2の定電圧 発生回路と、

前記第1の定電圧発生回路の前記P型MOSエンハンス 20 メントトランジスタと前記N型MOSデプレッショント ランジスタの接続点は、前記第1の定電流素子を構成す る前記P型MOSトランジスタのゲートに接続され、前 記第2の定電圧発生回路の前記N型MOSエンハンスメ <u>ントトランジスタと前記N型MOSデプレッショントラ</u> ンジスタの接続点は、前記第2の定電流素子を構成する 前記N型MOSトランジスタのゲートの接続されている ことを特徴とする発振回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、MOS型集積回路に 係わり、広い電源電圧範囲において小さな発振周波数の 差で動作するリング発振回路に関する。また本発明は、 電気的書換え可能な不揮発性半導体メモリ集積回路(E EPROM IC) に係り、特に低い電圧から広い電源 電圧範囲で低消費電力で動作する単一電源動作可能なE EPROM ICに関する。

【0002】さらに本発明は、太陽電池などの電池から エネルギーを与えられて情報を記憶するEEPROM の電子記憶装置に関する。

[0003]

【従来の技術】従来、半導体集積回路において、最も簡 単な発振回路として奇数個のインバータ素子等を単純に リング状に接続したリング発振回路が利用されていた。 また、リング発振器により昇圧回路を駆動することによ り、電源電圧の数倍の電圧を発生し、プログラム消去を 行える単一電源EEPROM ICがある。たとえば、 特開平5-325578に記載されている。

[0004]

【発明が解決しようとする課題】しかし、従来のリング 発振回路は、電源電圧の変動に対して発振周波数が大き く変動するため、広い電源電圧で動作させる場合、低電 圧領域で十分な発振周波数を確保しようとすると高電圧 領域の発振周波数が必要以上に高くなるため消費電流が 大きくなってしまう課題があった。

【0005】また、単一電源動作のEEPROMでは、 その内部で電源電圧より高い電圧をリング発振器の駆動 により昇圧回路を用いて発生している。しかし、昇圧回 10 路を1 V程度の低い電源電圧から動作するように設計す ると、電源電圧の高い動作において消費電力が大きく増 加してしまう。

【0006】従って、太陽電池等によってプログラムす るEEPROM ICの電子装置においては、大型の太 陽電池が必要であった。また、乾電池を用いた電子装置 では電池の寿命が短い問題があった。この発明の目的は 発振回路の電源電圧を制御したり電流を制限して安定な 発振周波数を得ることである。

【0007】また本発明は低い電圧から広い電源電圧の 動作において、電源電圧の増加とともに消費電力が大き く増加しないEEPROM ICを提供することを目的 としている。さらに本発明は、小型の太陽電池を用いて プログラムできる電子記憶装置を提供することを目的と している。

[0008]

【課題を解決するための手段】上記課題を解決するため に、この発明は、定電圧発生回路を設けることにより、 リング発振回路自体を一定電圧で動作させるか、または 定電圧発生回路と定電圧発生回路で発生された一定電圧 30 で制御される定電流素子を設けるリング発振回路を構成 した。

【0009】また不揮発性メモリ装置においてメモリ手 段を備えたメモリセルアレイとリング発振回路と、前記 リング発振回路の駆動により電源電圧を昇圧して前記メ モリ手段の書き込み、消去に必要な電源電圧より高い高 電圧パルスを発生する昇圧回路とを有し、前記リング発 振回路が奇数の複数のインバート回路を環状に接続さ れ、前記各インバート回路に定電流回路が接続され、前 記定電流回路の定電流値と前記インバート回路のゲート I Cからなる電子記憶装置に係り、特に、小型で長寿命 40 容量とから前記高電圧パルスの立ち上り特性を制御する ようにした。 さらに不揮発性メモリ装置においてメモ リ手段を備えたメモリセルアレイと、奇数のインバート 回路を環状に接続して成るリング発振回路と、前記リン グ発振回路の駆動により電源電圧を昇圧して前記メモリ 手段の書き込み、消去に必要な電源電圧より高いプログ ラム用高電圧パルスを発生する昇圧回路とから成るとと もに、前記リング発振回路が定電圧発生回路により一定 電圧駆動されていることを特徴とする。

[0010]

50 【作用】上記のように構成されたリング発振回路を使用

3

することで、低電圧領域での十分な発振周波数を確保すると共に、高電圧領域でも発振周波数を大きく変えずに 消費電流を小さくする事が可能となる。

【0011】複数個のEEPROM ICから成るメモリカードにおいて、プログラム時の消費電流を従来の半分以下にできることにより、太陽電池動作のメモリカードを実現できる。

[0012]

【実施例】以下に、この発明の実施例を図に基づいて説明する。 図1は、本発明のリング発振回路の第一の実 10 施例を示すブロック図である。リング発振回路1の電源は定電圧発生回路2に接続され、リング発振回路1の出力はレベル変換回路3に接続されている。

【0013】また図2は、本発明のリング発振回路の第一の実施例の回路図である。同図において、N型MOSデプレッショントランジスタ11および12とN型MOSエンハンスメントトランジスタ13によって構成される定電圧発生回路2で発生された一定電圧下で5つのインバータ10により構成されるリング発振回路1が発振する

【0014】リング発振回路1の出力信号は、やはり一定電圧下で動作する波形整形用インバータ14および15で波形整形された後、P型MOSエンハンスメントトランジスタ16および17とN型MOSエンハンスメントトランジスタ18および19で構成されるレベル変換回路3に入り、最終的に電源電圧と同じ振幅を持つ信号となる。

【0015】図2におけるリング発振回路は常に一定電圧下で動作するため、発振周波数は電源電圧によらず一定となる。図3は、本発明のリング発振回路の第二の実 30 施例を示すブロック図である。インバータ5の間に定電流素子4が接続され、定電流素子4は定電圧発生回路2に接続れている。

【0016】図4は、本発明のリング発振回路の第二の 実施例の具体的な回路図である。同図において、P型M OSエンハンスメントトランジスタ21とN型MOSデ プレッショントランジスタ22により構成される第一の* *定電圧発生回路2aで第一の一定電圧が発生され、また N型MOSデプレッショントランジスタ23とN型MO Sエンハンスメントトランジスタ24により構成される 第二の定電圧発生回路2bで第二の一定電圧が発生され る。

4

【0017】リング発振回路を構成する各インバータ25の間にはそれぞれトランスミッションゲート26が挿入されており、前記トランスミッションゲートのP型MOSトランジスタのゲート電極には第一の一定電圧が印加され、N型MOSトランジスタのゲート電極には第二の一定電圧が印加されている。 したがって、トランスミッションゲート26は、一種の定電流素子として働く事となる。

【0018】図4において、リング発振回路を構成しているインバータ素子25のゲート電極容量に充放電される電荷Qは以下の式で表される。

 $Q=Cg \cdot E$ (式1) $Q=Itg \cdot dt$ (式2) $=Itg \cdot t$ (式2')

20 Q: インバータのゲート電極に蓄積される電荷量

Cg: インバータのゲート電極容量

E : 電源電圧

Itg: トランスミッションゲートに流れる電流

t : 充放電時間

式2は、Itgが充放電時間もの関数である場合を表し、本発明における図4の発振回路において定電圧発生 回路2が安定に動作をするのに十分な電源電圧領域を考えた場合、Itgは時間によらず一定と考えられるので、式2は式2'で表される。

30 【0019】したがって、式1および式2′より充放電 時間 t は以下の式3で表される。

 $t = (Cg/Itg) \cdot E$ (式3)

式3においてCgおよびItgは定数と考えられるため、充放電時間tは、電源電圧Eに比例する事となり、発振周波数は式4で表されるように通常の簡単なリング発振回路と逆に電源電圧Eに反比例する事となる。

[0020]

f = 1/2 t

 $= (1/2) \cdot (I \operatorname{tg/Cg}) \cdot (1/E) \quad (\text{\texttt{\texttt{X}}}4)$

図5は、本発明のリング発振回路の第三の実施例を示す ブロック図である。インバータ5にそれぞれ定電流素子 4が接続され、それぞれの定電流素子4は定電圧回路2 に接続されている。

【0021】図6は、本発明のリング発振回路の第三の 実施例の具体的な回路図である。同図において、P型M OSエンハンスメントトランジスタ31とN型MOSデ プレッショントランジスタ32により構成される第一の 定電圧発生回路2aで第一の一定電圧が発生され、また N型MOSデプレッショントランジスタ33とN型MO Sエンハンスメントトランジスタ34により構成される※50

図5は、本発明のリング発振回路の第三の実施例を示す 40%第二の定電圧発生回路2bで第二の一定電圧が発生され ブロック図である。インバータ5にそれぞれ定電流素子 るのは、図4の実施例と同様である。

【0022】図6の実施例においてリング発振回路を構成するインバータは、P型MOSエンハンスメントトランジスタ35および36とN型MOSエンハンスメントトランジスタ37および38がすべて直列に接続されている。P型MOSエンハンスメントトランジスタ35のゲート電極には第一の一定電圧が印加され、P型MOSエンハンスメントトランジスタ36のゲート電極は前段のインバータの出力が接続されている。

【0023】また、N型MOSエンハンスメントトラン

ジスタ38のゲート電極には第二の一定電圧が印加され、N型MOSエンハンスメントトランジスタ37のゲート電極には前段のインバータの出力が接続されている。第一の一定電圧が印加されているP型MOSエンハンスメントトランジスタ35と第二の一定電圧が印加されているN型MOSエンハンスメントトランジスタ38は、図4の実施例におけるトランスミッションゲートと同様に一種の定電流素子として働く。

【0024】したがって、図6の実施例に示すリング発振回路も図4の実施例の回路と同様に発振周波数は、電 10 源電圧に反比例する事となる。図7は、本発明の発振回路を用いたEEPROM ICの構成を示すブロック図である。メモリ手段としてメモリセルアレイ71に対してデータ書き込み、読み出しを行うためのビット線制御回路72が設けられている。

【0025】このビット線制御回路72はデータ入出力 バッファ76につながり、アドレスバッファ74からの アドレス信号を受けるカラムデコーダ73の出力を入力 として受ける構成となっている。また、メモリセルアレ イ71に対して、制御ゲート及び選択ゲートを制御する 20 ためにロウデコーダ75が設けられている。上述メモリ セルアレイ71の各機能を司る回路等によりメモリIC が構成されている。

【0026】昇圧回路78は、発振回路としてのリングオシレータ79からの駆動信号を受けて電源電圧から昇圧された電圧を、メモリセルアレイ71の書き込み/消去(両方の動作を含めてプログラムと言う)時にビット線制御回路72、ロウデコーダ75に供給する。

【0027】図8は、EEPROMメモリセルの断面図である。P型シリコン基板81に浮遊ゲートトランジス 30 タ82と選択ゲートトランジスタ83が電気的に直列に接続している。浮遊ゲートトランジスタ82は、N型のソース領域84とドレイン領域85との間のチャネル領域の上にゲート絶縁膜86を介して浮遊ゲート電極87と制御ゲート絶縁膜88と制御ゲート電極89が設けられている。ドレイン領域85と浮遊ゲート電極87とは、約70~100Åの膜厚のトンネル絶縁膜801を介して重ねて形成されている。

【0028】制御ゲート電極89とドレイン領域85との間に高電圧を印加することにより、トンネル絶縁膜に 40トンネル電流が流れて浮遊ゲート電極87への電子の量を変えてプログラムすることができる。浮遊ゲート電極87の電子の量によって浮遊ゲートトランジスタのチャネルコンダクタンスが変化することにより不揮発性のデータがプログラムされる。

【0029】一般にトンネル絶縁膜801に急に高電界が印加されると絶縁破壊が起きやすくなる。そこで制御ゲート電極またはドレイン領域へのプログラム時の高電圧は数10μsec~数100μsecの立ち上りのパルスを印加する。本発明の発振回路においては、リング50

オシレータを構成する各インバート回路に流れる電流を制御する構成となっているために、その電流値を小さくすることにより、立ち上り時間制御用の特別な充電用コンデンサが必要でなくなる。即ち、図4、図6の実施例の回路のように、インバート回路を構成するトランジスタのゲート電極そのものの容量だけを充電用コンデンサとして機能することができる。従って、プログラムバルスのランピングを制御するための特別なコンデンサまたは回路が不要になり、ICを小型化できる。

6

【0030】以上述べたように本発明の発振回路をEE PROM ICに適用することにより約0.7 V~6Vと 広範囲の電源電圧で単一電源で動作するEEPROM ICを簡単な回路で実現できる。また、動作時の電力も 従来の半分以下にすることができる。

【0031】EEPROM ICの場合、消費電力は高電圧を内部で用いるプログラム時が最も多い。従って、本発明のEEPROM ICはそのプログラム時の消費電流をプログラム特性を低下させずに約半分以下にできる。以上述べたようなEEPROM ICは電池動作のメモリ装置に適している。非常に小型の要求される電池動作の電子装置に適している。例えば、移動通信機において、そのエネルギー源を太陽電池を利用している場合には本発明のEEPROM ICが適している。

[0032]

【発明の効果】以上説明したように、本発明においてリング発振回路に定電圧発生回路を設けるか、または定電圧発生回路と前記定電圧発生回路で発生された一定電圧で制御される定電流素子を設けることにより、電源電圧が低電圧領域でも十分な発振周波数を確保すると共に高電圧領域での発振周波数の上昇を抑え、消費電流を低減する効果がある。

【0033】また本発明は、約0.7 V~6 Vの広範囲の 電源電圧で従来の半分以下の消費電力で動作するEEP ROM ICを実現できる。さらに、非常に小型の寿命 の長い電池動作によるEEPROM ICからなる電子 装置を実現できる。

【図面の簡単な説明】

【図1】本発明におけるリング発振回路の第一の実施例 を示すブロック図である。

) 【図2】本発明におけるリング発振回路の第一の実施例 を示す回路図である。

【図3】本発明におけるリング発振回路の第二の実施例を示すブロック図である。

【図4】本発明におけるリング発振回路の第二の実施例を示す回路図である。

【図5】本発明におけるリング発振回路の第三の実施例を示すブロック図である。

【図6】本発明におけるリング発振回路の第三の実施例 を示す回路図である。

0 【図7】本発明における発振回路を用いたEEPROM

7

ICのブロック図である。

【図8】本発明におけるEEPROMメモリセルの断面 図である。

【符号の説明】

- 1、79 リング発振回路
- 2 定電圧発生回路
- 4 定電流素子

5、10、14、15、20、25、27、39 イン バータ回路 8 11、12、22、23、32、33 N型MOSデブ レッショントランジスタ

13、18、19、24、34、37、38 N型MO Sエンハンストメントランジスタ


16、17、21、31、35、36 P型MOSエン ハンスメントトランジスタ

26 トランスミッションゲート


71 メモリセルアレイ

78 昇圧回路


【図1】




【図2】




【図3】



【図4】



【図5】



【図6】

